[기술] FPGA RTL/IP 엔지니어 (경력 5년▲/근무지 대전)

🎮 이런 업무를 하게 될 거에요!

• Leon3, Actel Xilinx Zynq 등 SoC 기반 FPGA에서 PS–PL 연동 구조를 활용한 설계 및 개발

• AMBA AXI 기반 IP/주변장치 개발(AXI4-Lite, AXI-Stream 포함) 및 성능 최적화

• SpaceWire/UART/SPI/CAN 등 통신 인터페이스 및 AXI 기반 peripheral RTL 설계/구현

• BRAM/FIFO(동기·비동기)/Dual-port RAM/DDR 등 FPGA 메모리 아키텍처 설계 및 적용

💎 이런 경험이 있으신 분을 찾습니다.

• SoC 기반 FPGA 개발 경험(PS–PL Interface, AXI interconnect, Interrupt, Clock/Reset 구조 이해)

• AMBA AXI 기반 개발 경험(AXI4-Lite, AXI-Stream)

• ILA 등을 활용한 디버깅 경험

• RTL 설계 경험 및 통신/메모리 관련 기본 구조 이해

• 임베디드 시스템 전반 이해(SoC/MCU 아키텍처, 부트 프로세스, 인터럽트 처리)

👍 필수는 아니지만 이런 경험이 있으면 좋아요.

• 임베디드 개발 경험

• 초소형위성 개발 경험

• 위성체 전장품 개발 경험

• FPGA/MCU 등이 포함된 전자회로도 개발 경험 - 비휘발성 메모리 인터페이스 개발 경험 및 ECC 관련 이해도

💡 이런 것들을 누릴 수 있습니다.

• 내일채움공제 가입

• 선택적 근무제도 : 코어타임(월~목, 13시-16시) 외 자율근무

• 연차 15일, 월차 12일(추가 제공)

• 종합건강검진 지원 - 명절선물 지급

• 경조사 지원

❗ 꼭 확인해주세요!

1. 제출서류 - 이력서(또는 경력기술서) 1부(자유양식) - 기술직군 지원자는 포트폴리오 제출 필수 - 제출서류에 본인 사진 및 출신 대학에 대한 정보 기재 금지 (OOO대학, ***대학 등의 마스킹 처리 또는 학교명 삭제) - 포트폴리오는 아래 내용을 포함하여 작성 ∙ 자신이 직면했던 문제를 어떻게 분석하고 해결했는지 그 과정을 자세히 설명 ∙ 주도적인 프로젝트 경험과 지속적인 자기 개발 경험 ∙ 동료와의 원활한 협업이나 커뮤니케이션 경험 2. 전형절차 서류전형 ▶ 실무면접 ▶ 컬쳐핏 면접 ▶ 최종합격 - 일부 직무에 따라 실기 테스트나 과제가 부여될 수 있습니다. 3. 근무지 : 서울시 영등포구 국회대로 632, 15F(유윈시티) 4. 기타사항

• 본 공고는 채용 완료 시, 조기 마감될 수 있습니다. - 접수된 서류는 검토 후, 전형 결과를 개별 통보할 예정입니다. 단, 상황에 따라 발표가 지연될 수 있습니다. - 시용기간은 3개월이며, 처우 및 근로조건의 변동은 없습니다.

해당기간 근무평가 후, 결격 사유가 없을 시 고용을 확정합니다.

• 제출 서류 규정을 준수하지 않았을 경우, 통보없이 불합격 처리될 수 있습니다.

• 해외여행에 결격 사유가 있을 경우, 입사 이후라도 언제든지 채용이 취소될 수 있습니다.

💻 궁금하신 점이 있으시다면 언제든 문의주세요!

• 이메일: career@naraspace.com