XCENA SoC 프로토타이핑을 위한 FPGA 설계 및 검증 엔지니어를 채용합니다. Verilog/SystemVerilog를 활용한 RTL 설계 역량과 Xilinx FPGA 기반의 설계 경험이 필수입니다. 3년 이상의 경력자를 우대하며, FPGA 보드 레벨의 문제 해결 및 SoC 검증 업무를 주도하게 됩니다. 유연 근무제와 매월 유급 휴가 등 우수한 복지 제도를 제공합니다.
XCENA SoC Proto-Typing를 위한 FPGA Board를 설계하고, 검증합니다. XCENA의 주요 IP 들과 FPGA 전용의 IP 들을 FPGA Top Level에서 integration하고 합성(주로 Xilinx 기반 FPGA 활용)합니다. FPGA B’d Level에서 발생하는 문제들을 해결하고, FPGA를 활용한 SoC 검증을 수행합니다. 이 후, 필요 시 inhouse FPGA or ASIC Board 설계를 진행합니다.
전기전자공학 혹은 관련 전공 BS/MS/Ph.D
Verilog and System Verilog RTL design skill
FPGA 설계를 위한 각종 EDA tool 사용 경험(Vivado, OrCAD, PADS 등)
3년 이상의 FPGA 설계 경험
Xilinx FPGA 기반 Embedded 회로 설계 경험
Emulator(Veloce, ZeBu 등) 활용 경험
서류 전형 > 면접 > 처우 협의 > 채용 건강 검진 > 입사 확정 및 입사 일정 논의 > 입사
한 달에 하루 구성원들이 스스로 정하는 유급 휴가(MX Day) 지원. 연휴를 더 길게, 휴일이 없는 달도 충분한 휴식 보장
출퇴근 시간에 제약이 없는 유연 근무제
점심 및 저녁 식대(야근 시) 제공
다양한 간식 무한 제공 (네스프레소 커피, 음료, 스낵 등)
연 1회 배우자를 포함하여 건강 검진 지원
