STA(静的タイミング解析)設計インターン

ハードウェアエンジニアインターンジュニア · 経験不問Vietnam, Ho Chi Minh Cityハイブリッド
Digital LogicFlip-flopsClock DomainsCMOS Circuit DesignLinuxTclPythonPerl

Intelは、半導体設計のSTA(静的タイミング解析)を行うインターンを募集しています。電気・電子・コンピュータ工学専攻の3〜4年生を対象とし、デジタルロジックおよびVerilog/SystemVerilogの知識が必須です。週4日のオンサイト勤務と6ヶ月以上のインターンシップ参加が求められます。

Intelの新着求人をいち早く受け取りましょう

気になる会社を登録すると、新しい求人が公開されたときすぐにお知らせします。

無料で始める
原文を見る