ミックスドシグナル・ロジック設計エンジニア

ハードウェアエンジニア正社員ミドル · 1〜4年Folsom出社
System VerilogVerilogMixed Signal DesignUPFClock GatingVCSVerdiLint

Intelではミックスドシグナル・ロジック設計エンジニアを募集しています。System VerilogVerilogを用いたRTL設計およびミックスドシグナル回路の最適化を担当します。関連分野の学位と1〜4年以上の実務経験、低消費電力設計(UPF)CDCの知識が必須です。勤務地でのオンサイト勤務となります。

Intelの新着求人をいち早く受け取りましょう

気になる会社を登録すると、新しい求人が公開されたときすぐにお知らせします。

無料で始める
開く