リード・アナログSerDesアーキテクト/設計エンジニア

年収 $220,920〜$311,890建築家正社員リード · 8年以上アメリカ出社

次世代光インターコネクトのための回路アーキテクチャを定義し、低電力ミックスドシグナル集積回路を設計します。電気工学の修士号と高速シリアルリンク分野での8年以上の実務経験が必須です。SerDesブロックPAM4/NRZリンクADC/DACの設計経験が求められます。ジュニア設計者やレイアウトエンジニアを指導し、設計業務の計画と文書化を担当します。この職務はオンサイト勤務が必須であり、採用時に詳細な身元調査を通過する必要があります。

Intelの新着求人をいち早く受け取りましょう

気になる会社を登録すると、新しい求人が公開されたときすぐにお知らせします。

無料で始める
開く