デジタルロジック設計エンジニア (経験者)

デジタルロジック設計およびアーキテクチャ開発を担当し、USB-SSP、PCIe、MIPIなどの高速インターフェースIP設計を行います。Verilog RTLおよびSystem Verilogの設計・検証能力が必須であり、関連する実務経験が3年以上15年未満の方を募集しています。職務能力テストと面接はオフラインで行われ、必要に応じてリファレンスチェックが追加される場合があります。選考は書類、適性検査、職務テスト、面接の順で進みます。